verilog跑马灯修改实现奇数灯循环亮偶数灯一直灭`defineHIGNCNTRBIT21moduleshiftled(inputclk,rst,outputreg[7:0]led);reg[`HIGNCNTRBIT-1:0]delaycntr;//forsomedelayalways@(posedgeclk)if(rst)delaycntr

Question

verilog跑马灯修改实现奇数灯循环亮 偶数灯一直灭
`define HIGN_CNTR_BIT 21
module shift_led (input clk,rst,output reg [7:0]led) ;
reg [`HIGN_CNTR_BIT-1:0] delay_cntr ;//for some delay
always @ (posedge clk )
if (rst) delay_cntr

Answer 1

你应该把led[7:0] = {led[6:0],led[7]};//left shift 这个语句换成非阻塞赋值试试,我感觉你的应该是这里出了问题,在一个always中即用阻塞赋值又用非阻塞赋值是不好的,最好是赋值方式相同,若有问题再追问.