共找到 102 与总线周期 相关的结果，耗时35 ms
基本总线周期划分为T1、T2、T3和T4四个状态的CPU，当它执行一个正常的存储器读总线周期时，系统规定：读命令在丁2开始时产生，T4开始时结束，则访问存储器地址信号的发出应在( )。A．T4状态B．T3状态C．T2状态D．T1状态
以一条指令的取出和执行所必需的时间定义的周期是A．机器周期B．指令周期C．基本周期D．总线周期
在现行PC机中，采用DMA从源地址传输数据到目的地址时，需要执行的DMA总线周期是( )。A．4个B．3个C．2个D．1个
80386有4个总线周期定义信号分别为W/R、D/C、M/IO和LOCK，其中前3个是主要的总线周期定义信号，在FO写周期，各总线周期定义信号为( )。A．W/R=L低电平，D/C=H高电平，M/IO=H高电平B．W/R=L低电平，D/C=H高电平，M/IO=L低电平C．W/R=H高电平，D/C=
Pentium微处理器的突发式存储器读/写总线周期包含几个CPU时钟周期?A．2个B．3个C．4个D．5个
Pentium微处理器执行突发式存储器读总线周期时，Cache(Cache Enable)和W/R信号的状态应该是______。A) 1，1B) 1，0C) 0，1D) 0，0A．B．C．D．
Pentiue微处理器的总线周期中，不存在的读或写周期是______。A) 存储器读B) 存储器写C) 代码读D) 代码写A．B．C．D．
DMA方式中，周期“窃取”是窃取一个( )。A．存储周期B．指令周期C．CPU周期D．总线周期
基本总线周期划分为了T1、T2、T3、T4四个状态的CPU，当它执行一个正常的存储器读总线周期时，系统规定；读命令在T2开始时产生，T4开始时结束，则访问存储器地址信号的发生应在( )状态。A．T4状态B．T3状态C．T2状态D．T1状态
假设计算机的主频为20MHz，每个总线周期平均包含两个时钟周期，而每条指令平均有4个总线周期，那么该计算机的平均指令执行速度应该是( )MIPS。A．1.6B．2.5C．16D．25
热门搜索：