早教吧 育儿知识 作业答案 考试题库 百科 知识分享
早教吧考试题库频道 --> 计算机类考试 -->计算机三级 -->

Pentium微处理器执行突发式存储器读总线周期时,Cache(Cache Enable)和W/R信号的状态应该是______

题目

Pentium微处理器执行突发式存储器读总线周期时,Cache(Cache Enable)和W/R信号的状态应该是______。

A) 1,1

B) 1,0

C) 0,1

D) 0,0

A.

B.

C.

D.

参考答案
正确答案:D
看了Pentium微处理器执行突发...的网友还看了以下: