共找到 10 与高速缓冲存储器和 相关的结果，耗时17 ms
设有三个处理机A，B和C。它们各有一个高速缓冲存储器CA，CB和CC，并各有一个主存储器MA，MB和MC，其性能如表2-5所示。假定三个处理机的指令系统相同，它们的指令执行时间与存储器平均存取周期成正比。如果执行某个程序时，所需的指令或数据在缓冲存储器中取到的概率是P＝0.6，那么这三个处理机按处
● 设有两个处理机P1和P2,它们各有一个硬件高速缓冲存储器C1,C2,且各有一个主存储器M1,M2,其性能如表所示：假定两个处理机的指令系统相同，它们的指令执行时间与存储器的平均存取周期成正比，如果执行某个程序时所需的指令或数据在缓冲存储器中存取到的概率P是0.7，试问这两个处理机的处理速度（1
主存储器和CPU之间增加高速缓冲存储器(Cache)的目的是（ ）。A．解决CPU、主存速度匹配B．增加CPU通用寄存器数量C．扩大主存容量D．扩大主存容量和增加CPU通用寄存器数量
●主存储器和CPU之间增加高速缓冲存储器(Cache)的目的是 (1) 。(1) A．解决CPU、主存速度匹配B．增加CPU通用寄存器数量C．扩大主存容量D．扩大主存容量和增加CPU通用寄存器数量
程序和数据不可以被CPU直接访问的存储介质是______。A．寄存器B．外存储器C．内存储器D．高速缓冲存储器
高速缓冲存储器Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是( )。A．PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即，达到了即降低成本又提高系统性能的目的B．CPU访问Cache“命中”时，由于Ca
高速缓冲存储器 Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是( )。A．PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即达到了即降低成本又提高系统性能的目的B．CPU访问Cache“命中”时，由于Ca
高速缓冲存储器Cache是位于CPU和主存DRAM之间的小容量高速存储器，其采用的是______类型存储器。
计算机存储系统中的主存储器存储正在运行的程序和数据，主存储器不包含( )。A.高速缓冲存储器B.随机存储器C.磁带存储器D.只读存储器
热门搜索：