在Verilog中如何定义一个常数（举例说明）

Question

在Verilog中如何定义一个常数（举例说明）

Answer 1

用parameter
module test(din,dout,clk)
parameter size = 8;
input [size-1 :0] din;
input clk;
output [size :0] dout;
...